|
講師／講演 |
. |
■招待講演１
題名『ラティスセミコンダクターが提供する最新デバイスと各セグメントにおける強み』
講演：ラティスセミコンダクター合同会社
シニア・フィールド・アプリケーションズ・エンジニア 田島 一郎 氏
概要
ラティスセミコンダクターが提供している「小型・低消費電力・低価格のFPGAソリューション」が各産業セグメントにおいてどのように採用されているかを実例を含めてご紹介させていただきます。
脚光を浴びる、IoT、ウェアラブルシステムなど、激しい開発競争の中で設計者の課題が増え続けております。マーケットのトレンドに沿った製品を提供し続けるラティスセミコンダクターから価値ある提案を実感していたければと思います。
■招待講演２
題名『最先端を常に、ザイリンクスの次世代ソリューションとマーケット』
講演：ザイリンクス株式会社
マーケティング部 プロダクトマーケティング スペシャリスト 査（サ）錚（シン） 氏
概要
プログラマブル・デバイスの新たなアーキテクチャ「UltraScale」に対する設計者の関心が高まっている。
将来のニーズを見据えた先進的な技術を随所に採り入れた同アーキテクチャに基づく製品が、どのように市場のトレンドを先取りした製品の開発に挑む設計者に価値を提供するかをご説明する。
そして、デバイスのみならず、開発環境は手法に関する革新を合わせて、お客様へ最高の価値を提供する取組もご紹介。
■共催者講演
題名：『 FPGAを活用した研究開発事例紹介 』
〜高精度な遅延量検出を目指して〜
講演：地方独立行政法人東京都立産業技術研究センター
開発本部 開発第一部 情報技術グループ 副主任研究員 岡部 忠 氏
事業化支援本部 地域技術支援部 生活技術開発セクター 主任研究員 武田 有志 氏
概要
FPGAは製品試作や研究開発に最も適したデバイスであり、都産技研ではFPGAを活用した技術支援ならびに研究開発を実施している。本発表では、電子回路基板の偽造防止を目的として、FPGA内蔵のPLLによるチップ外部信号線路の遅延検出器を紹介する。本検出器は、動的再構成可能なPLLと立ち上がり信号を送受するシフタで構成される。Altera社製FPGAのCyclone
Vに実装し常温にて評価した結果、配線長に換算して16.6 mm以上の違いを見分けることが可能である。本手法は従来のDDRメモリのタイミング調整に類似するが、PLLの新たな使用方法として提案する。また、PLLを用いずにFPGA内部のルックアップテーブル等の再構成可能素子を使った遅延検出器についても紹介する。
※講演題名・講演者は変更になる場合があります。 |
|
 |
|
