アルデック・ジャパン株式会社
出展概要
■出展社概要 ■社名 ：アルデック・ジャパン株式会社
■住所 ：東京都新宿区新宿2-1-9 ステラ新宿 7F
■問い合わせTEL：03-5312-1791 FAX ：03-5312-1795
■問い合わせE-Mail：sales@aldec.com
■URL ：http://www.aldec.com/jp
■出展製品概要 アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、お客様が、進化を続ける技術を活用しながら発展することをお約束します。

■ HES-7
　HES-7は、SoC/ASICハードウェア検証およびソフトウェア検証チーム向けのスケーラブルかつ高品質なFPGAベースASICプロトタイピングソリューションです。業界最高の1年間保証が付属し、ボード1枚での容量は400万FPGAから2,400万ASICゲートまでをご提供可能で、 4つのボードを接続して最大9,600万ASICゲートをサポートします。

■HES-DVM
　HES-DVMは完全自動化機能とスクリプト環境を備えたSoC/ASICデザインのハイブリッドバリデーション・検証環境です。ビットレベルのシミュレーションアクセラレーションや、SCE-MI 2.1トランザクションのエミュレーション、ハードウェア・プロトタイピング、仮想モデリングなどをサポートします。

■Spec-TRACER
　Spec-TRACERは特にFPGA/ASIC設計を意識して作られた統合型要求ライフサイクル管理アプリケーションです。DOORESとのダイレクトインテグレーション、WordやExcelからのスムーズな要求仕様の取り込み、変更の影響分析、要求カバレッジ分析、事前定義またはユーザー定義のトレーサビリティレポート、マルチユーザーアクセスなどの機能を有します。

■Active-HDL
　Windows上で動作する、FPGAデザイン作成/シミュレーションの統合ソリューションです。デザイン・エントリやシミュレーション、合成、インプリメンテーションのフローにおいて90以上のEDAツールやFPGAツールを呼び出します。さらに、コードからグラフィックスへの変換も可能です。

■Riviera-PRO
　先進的なシミュレーション、デバッギングおよび検証のツール群からなる、先端技術をベースにした検証プラットフォームです。FPGA/ASICデザインを効率よく検証化するツールや機能を集約しています。アサーションを含むSystemVerilogテストベンチの実行やMATLAB/Simulink協調検証が可能です。デザイン内部のメモリデータをグラフィカルに表示するイメージ／プロットウィンドウが使用できます

■ALINT
　ALINTは、STARCルールを含む多くのルールセットによって、設計初期からコーディングスタイルのチェックが行え、違反項目の容易な解析機能でデザインのルール違反や問題を早期に解決することが可能となります。FPGAのライブラリをサポートしているので、FPGAベンダーのIPを使用していても容易に解析が行えます。