■出展概要 |
■ Confirma/HAPS, CHIPit: ASICプロトタイピング検証プラットフォーム
- 8M Gate/枚、200MHzを実現する高性能プロトタイピング・ハードウェアHAPS
- 高速トランザクション・ベース検証システム CHIPit
- SCE-MI 2.0対応トランザクション・レベル・インターフェース
- 豊富なオプション・ボードにより様々なアプリケーションに対応
- HapsTrack接続仕様によるカスタム・ドーターボード拡張対応
- フル信号観測を実現するオンチップRTLデバッガ Identify Pro を統合
- 分割合成ツール Certify によるインプリメンテーション自動化
■ Identify Pro: オンチップRTLデバッガ
- RTLソース上への指示によりFPGA内部信号を自動引き出し観測
- TotalRecall Technologyによる不具合動作の自動プレーバック
- インクリメンタル・デバッグ機能により再合成/配置配線不要
- ウェーブフォーム、およびRTLソース上に観測値を表示
■ Certify: マルチFPGAプロトタイピング・シンセシス
- HAPSプロトタイピング・ボードへの自動分割合成
- 大規模ASICデザインを複数FPGAへ一括自動変換/分割合成
- FPGA間接続に高速シリアルI/O時分割を自動挿入(HAPS専用機能)
- ASICゲーテッド・クロックを論理的に等価なFPGA回路へ自動変換
■ Synplify Premier: FPGAフィジカル・シンセシス
- 完全に自動化されたプッシュボタンFPGAフィジカル・シンセシス
- 論理合成+配置+配線の完全統合による確実なタイミング収束
- FPGA専用に開発された配線ドリブン高速詳細配置エンジンを搭載
- 40nm FPGAデバイスの性能を極限まで引き出す革新テクノロジ
■ Synplify Pro: 業界標準FPGAシンセシス
- 世界マーケットシェア No.1 業界標準FPGAシンセシス
- 独自合成アルゴリズム「BEST」による動作レベルの構造最適化
- 驚異的な超高速合成、大規模一括処理
- プッシュ・ボタン操作で最高のQoRを自動的に
■ Synplify DSP: システムレベルDSPシンセシス
- DSPアルゴリズム設計からASIC/FPGAへの実装設計を自動化
- 業界標準Simulinkツールへ統合されたRTL自動生成機能
- Simulinkデザインからハードウェアリソース/パフォーマンスの
トレードオフを行い、各デバイスに最適化されたRTLを自動生成
|