アルデック・ジャパン株式会社
出展企業プロフィール
■社名 ：アルデック・ジャパン株式会社
■住所 ：東京都新宿区新宿2-1-9 ステラ新宿 7F
■問い合わせTEL：03-5312-1791 FAX ：03-5312-1795
■問い合わせE-Mail：sales-jp@aldec.com
■URL ：http://www.aldec.com/jp
■アルデックについて アルデックは、すべてを差別化する、実績のあるEDAソリューション・プロバイダです。進化を続ける革新的な技術の導入と、最新言語をサポートする先端検証手法を提供することで、お客様の発展に寄与することをお約束します。
■出展製品概要 ■ HES-7 プロトタイピングボード
HES-7はクラス最大のデザイン規模と、業界最高のコストパフォーマンスの両方を実現したASICプロトタイピングボードです。
・4〜96M ASIC ゲートまでスケーラブルに提供
・デザイン分割の手間を削減
・汎用コネクタを採用し柔軟な拡張性を実現
・業界をリードする1年間保証(高品質HWの証です)
・プロトタイピング全般に関わるコストを削減

Virtex-7搭載で開発期間とコストを激減すると評判の『HES-7』が日本に上陸！FPGAカンファレンスでは、『HES-7』の展示、および紹介を行います。

■ Aldec Cloud
複雑で大規模なデザインの検証では多大なコンピュータ・リソースを使用しますが、多くの設計者は短期間でインフラ設備を増強することは困難であり、限られたリソースで可能な範囲の検証を実施しているのが現状です。
ベンチャーからグローバル企業まで幅広く悩みの種となっているコンピュータ・リソースのボトルネックを解消する切り札として注目されている革新的なクラウドサービスです。

■ ALINT
デザインの品質向上、再利用を目的として、多くの企業でSTARCが制定したRTL設計スタイルガイドの設計ルールが採用されております。しかしながら、シミュレーションや実機において設計ルール違反による問題が依然多く発生し、問題のチェックには多くの工数を必要としています。
ALINTは、STARCルールを含む多くのルールセットによって、設計初期からコーディングスタイルのチェックが行え、違反項目の容易な解析機能でデザインのルール違反や問題を早期に解決することが可能となります。

■ Riviera-PRO
HDL設計で使用する標準言語を全てサポートし、Linux/Windows 32bit/64bitに対応した高速論理シミュレータです。
高速波形表示、コードカバレッジ、アドバンスデータフローなどの強力なデバッグ機能、アサーションやOVM/UVMなどの最新検証手法をサポートしています。C/C++/DPI-C/SystemC、およびMATLAB/Simulinkとのインタフェースによって協調検証環境も容易に実現できます。また、マルチコアCPUをサポートしたシミュレーションにより、画期的なシミュレーション速度を実現しています。

■Active-HDL
ブロックダイアグラム、ステートマシンなどのグラフィカル・エントリツールを搭載し、標準設計言語を強力にサポートする高速論理シミュレータを持つ設計支援ツールです。設計初期のドキュメント生成支援、論理合成や配置配線ツールの起動など、設計工程を管理/運用するこができます。各FPGAベンダツールと強力に連携し、Xilinx SecureIP等の暗号化されたソースのシミュレーションが可能です。多くの設計者によって使用された実績に裏付けられた多彩な機能によって設計、検証を効率良く進めることができます。