■出展概要 |
■ HAPS: ASICプロトタイピング検証プラットフォーム
■即稼動可能な高速汎用ボード
HAPS-64 VIRTEX-6 LX760 x 4個搭載 1システムあたり 18M gate
HAPS-62 VIRTEX-6 LX760 x 2個搭載 1システムあたり 9M gate
HAPS-61 VIRTEX-6 LX760 x 1個搭載 1システムあたり 4.5M gate
ボード自体の設計、検証が一切不要
■高い拡張性と柔軟性
プロジェクトごとに再構築、再利用可能
豊富なドーターボードによる拡張性
■包括的ソリューションの提供
プロジェクトインプリメンテーション、デバッグソフトウエアの統合環境
■ Identify : オンチップRTLデバッガ
- RTLソース上への指示によりFPGA内部信号を自動引き出し観測
- インクリメンタル・デバッグ機能により再合成/配置配線不要
- ウェーブフォーム、およびRTLソース上に観測値を表示
■ Certify: マルチFPGAプロトタイピング・シンセシス
- HAPSプロトタイピング・ボードへの自動分割合成
- 大規模ASICデザインを複数FPGAへ一括自動変換/分割合成
- FPGA間接続に高速シリアルI/O時分割を自動挿入(HAPS専用機能)
- ASICゲーテッド・クロックを論理的に等価なFPGA回路へ自動変換
■ Synplify Premier: FPGAフィジカル・シンセシス
- 完全に自動化されたプッシュボタンFPGAフィジカル・シンセシス
- 論理合成+配置+配線の完全統合による確実なタイミング収束
- FPGA専用に開発された配線ドリブン高速詳細配置エンジンを搭載
- 40nm FPGAデバイスの性能を極限まで引き出す革新テクノロジ
■ Synplify Pro: 業界標準FPGAシンセシス
- 世界マーケットシェア No.1 業界標準FPGAシンセシス
- 独自合成アルゴリズム「BEST」による動作レベルの構造最適化
- 驚異的な超高速合成、大規模一括処理
- プッシュ・ボタン操作で最高のQoRを自動的に
■ Synphony C Compiler: C/C++アルゴリズムからの高位合成
- C/C++遂次処理記述から並列処理のハードウェアを生成
- 階層化コンパイルにより複数階層およびループ間のI/F制御を自動設計
- 大規模設計に対応(〜 10M Gates)
|